SAK-TC233LP-32F200F Ac TriCore mikrokontroler Ic 32-bitowy pojedynczy rdzeń 200MHz 2MB 2M X 8 FLASH PG-TQFP-100-23

SAK-TC233LP-32F200F TriCore™ — mikrokontroler IC 32-bitowy jednordzeniowy 200 MHz 2 MB (2 MB x 8) FLASH PG-TQFP-100-23

Arkusz danych:SAK-TC233LP-32F200F

Cechy:

Rodzina produktów TC23x ma następujące cechy:

• Wysokowydajny mikrokontroler z jednym rdzeniem procesora • Energooszczędny skalarny procesor TriCore (TC1.6E), posiadający następujące cechy: – Zgodność kodu binarnego z TC1.6P – działanie do 200 MHz w pełnym zakresie temperatur – usuwanie danych do 184 KB -Pad RAM (DSPR) – do 8 KB instrukcji Scratch-Pad RAM (PSPR)

– 8 KB pamięci podręcznej instrukcji (ICACHE)

– 4-liniowy bufor odczytu (DRB)

• Blokowany rdzeń cienia dla TC1.6E

• Wiele pamięci na chipie

– Wszystkie wbudowane pamięci NVM i SRAM są chronione przez ECC

– do 2 MB Program Flash Memory (PFLASH)

– do 128 Kbyte Data Flash Memory (DFLASH) użyteczna do emulacji EEPROM

– 32 KB pamięci (LMU)

– 512 KB pamięci (EMEM)

– BootROM (BROM)

• 16-kanałowy kontroler DMA z bezpiecznym transferem danych

• Zaawansowany system przerwań (chroniony przez ECC)

• Wysokowydajna struktura magistrali na chipie

– 64-bitowy interfejs Cross Bar Interconnect (SRI) zapewniający szybki równoległy dostęp między masterami magistrali, procesorami i pamięciami

– 32-bitowa systemowa magistrala peryferyjna (SPB) dla wbudowanych w układ urządzeń peryferyjnych i jednostek funkcjonalnych

– Jeden most autobusowy (most SFI)

• Opcjonalny sprzętowy moduł bezpieczeństwa (HSM) w niektórych wariantach (patrz poniżej)

• Jednostka zarządzania bezpieczeństwem (SMU) obsługująca alarmy monitora bezpieczeństwa

• Moduł testowania pamięci z funkcjami ECC, inicjalizacji pamięci i MBIST (MTU)

• Hardware I/O Monitor (IOM) do sprawdzania cyfrowych wejść/wyjść

• Wszechstronne jednostki peryferyjne na chipie

– Dwa asynchroniczne/synchroniczne kanały szeregowe (ASCLIN) ze sprzętową obsługą LIN (V1.3, V2.0, V2.1 i J2602) do 50 Mbodów

– Cztery kolejkowane kanały interfejsu SPI (QSPI) z funkcją master i slave do 50 Mbit/s

– Dwa moduły MultiCAN+ z 3 węzłami CAN i 128 dowolnie przypisywanymi obiektami komunikatów do wysokowydajnej obsługi danych poprzez buforowanie FIFO i transfer danych przez bramę

r – 4 kanały Single Edge Nibble Transmission (SENT) do podłączenia czujników

– Jeden moduł FlexRayTM z 2 kanałami (E-Ray) obsługujący wersję 2.1

– Jeden ogólny moduł czasowy (GTM) zapewniający potężny zestaw funkcji cyfrowego filtrowania sygnału i timera w celu realizacji autonomicznego i złożonego zarządzania wejściami/wyjściami

– Jeden moduł Capture / Compare 6 (dwa jądra CCU60 i CCU61)

– Jeden uniwersalny timer z 12 jednostkami (GPT120)

– IEEE802.3 Ethernet MAC z interfejsami RMII i MII (ETH)

• Wszechstronny system sukcesywnej aproksymacji ADC (VADC)

– Klaster 4 niezależnych jąder ADC

– Zakres napięcia wejściowego od 0 V do 5,5 V (zasilanie ADC)

• Cyfrowe programowalne porty we/wy

• Wbudowana obsługa debugowania dla OCDS poziomu 1 (procesory, DMA, szyny chipowe)

• Cztero/pięcioprzewodowy interfejs JTAG (IEEE 1149.1) lub DAP (Device Access Port)

• System zarządzania energią i wbudowane regulatory

• Jednostka generowania zegara z systemem PLL i Flexray PLL

• Wbudowany regulator napięcia

Obraz danych: